

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07093755 A

(43) Date of publication of application: 07 . 04 . 95

(51) Int. Cl

G11B 7/00
G11B 20/14
G11B 20/18
G11B 20/18
G11B 20/18
G11B 20/18

(21) Application number: 05259360

(71) Applicant: TOSHIBA CORP

(22) Date of filing: 22 . 09 . 93

(72) Inventor: FUKUDA KENJI


(54) IMAGE INFORMATION PROCESSOR

COPYRIGHT: (C)1995,JPO

(57) Abstract:

PURPOSE: To shorten a seek operation time by providing a frequency difference detection circuit, an error detection circuit, a frequency shift permission range setting register and a CPU and monitoring a frequency shift.

CONSTITUTION: A reference clock is connected to a counter 10, and a load signal is generated every 100. A data synchronizing clock is connected to the counter 12, and an initial value zero is set by the load signal. When the value of the counter 12 immediately before zero is set lies e.g. out of the range of 98-102, an error occurs at a frequency error of 2% or more. Thus, by writing from the CPU 15 to the frequency shift allowance setting register 14, the range of a count value where the error occurs is made revisable beforehand. When the set value of a frequency shift allowance from an adjacent zone is set to a monitoring circuit 8 immediately before seek operation beforehand, even when a head is made track-on the adjacent zone, by the discrimination of the CPU 15, the frequency shift allowance is switched, and the seek operation is smoothed, and the seek operation time is shortened.



(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-93755

(43)公開日 平成7年(1995)4月7日

(51) Int.Cl. ⁶	識別記号	府内整理番号	F I	技術表示箇所
G 11 B 7/00	R	9464-5D		
20/14	3 5 1 A	9463-5D		
20/18	5 2 0 E	9074-5D		
	5 2 2 C	9074-5D		
	5 7 2 C	9074-5D		

審査請求 未請求 請求項の数4 FD (全8頁) 最終頁に続く

(21)出願番号 特願平5-259360

(22)出願日 平成5年(1993)9月22日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 福田 審司

神奈川県川崎市幸区柳町70番地 東芝イン
テリジエントテクノロジ株式会社内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 画像情報処理装置

(57)【要約】

【目的】本発明は、データ再生中の周波数ずれ許容範囲とシーク動作中の周波数ずれ許容範囲の大きさを切り換えることによりシーク中のヘッダの再生不能を防止可能な画像情報処理装置を提供する。

【構成】データの記録／再生時の周波数を媒体上の半径位置により変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、前記記録媒体上の半径位置に応じて決められた複数の基準クロックのうち選択された1つの周波数とデータ再生信号から再生した再生用クロックとの周波数差を検出する手段と、前記検出手段の検出した周波数差を監視しこの周波数差が所定の周波数範囲を超えるとエラー信号を発生する手段と、光学ヘッダのシーク動作時とデータ再生時とでは、前記エラー信号発生手段の前記所定の周波数範囲を異なる範囲に設定する手段とを具備し、シーク動作中の周波数ずれ監視回路の動作を抑え、ヘッダの再生不能を起こりにくくし、これによりシーク動作時間を短縮することができる。



1

【特許請求の範囲】

【請求項 1】データの記録／再生時の周波数を媒体上の半径位置により変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、

前記記録媒体上の半径位置に応じて決められた複数の基準クロックのうち選択された1つの周波数とデータ再生信号から再生した再生用クロックとの周波数差を検出する手段と、

前記検出手段の検出した周波数差を監視しこの周波数差が所定の周波数範囲を超えるとエラー信号を発生する手段と、

光学ヘッダのシーク動作時とデータ再生時とでは、前記エラー信号発生手段の前記所定の周波数範囲を異なる範囲に設定する手段と、

を具備することを特徴とする画像情報処理装置。

【請求項2】データの記録／再生時の周波数を媒体上の半径位置により変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、

前記記録媒体上の半径位置に応じて決められた複数の基準クロックを発生する手段と、

データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定の周波数範囲を超えるとエラー信号を発生する手段と

光学ヘッドがシーク動作中は前記所定の周波数範囲を広く設定し、光学ヘッドがデータ再生中は前記所定の周波数範囲を狭く設定する手段

を具備することを特徴とする画像情報処理装置

【請求項3】データの記録／再生時の周波数を媒体上の半径位置により決められた複数のゾーン毎に変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、

前記録媒体上の半径位置に応じて決められた複数の基準クロックを発生する手段と

データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定の周波数範囲を超えるとエラー信号を発生する手段と

信号を発生する手段と、
光学ヘッドがシーク動作中は前記所定の周波数範囲をゾーンの周波数範囲を超えて広く設定し、光学ヘッドがデータ再生中は前記所定の周波数範囲をゾーンの周波数範囲に設定する手段と、

【請求項4】データの記録／再生時の周波数を媒体上の半径位置により決められた複数のゾーン毎に変化させ、その内周部と外周部との記録密度をほぼ同じに設定した

記録媒体と、

2

準クロックを発生する手段と、

データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定のゾーン周波数範囲を超えるとエラー信号を発生する手段と、

光学ヘッドがシーク動作中は前記エラー信号発生手段の動作を禁止する手段と、

を具備することを特徴とする画像情報処理装置。

10 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光学ヘッドの再生不能を起こりにくくしシーク動作時間を短縮する事が出来る画像情報処理装置に関する。

[0002]

【従来の技術】光ディスクとして、図9に示すように、データ記録／再生時の周波数を媒体上の半径位置に応じて設けられた複数のゾーン毎に変化させ、内周部と外周部との記録密度をほぼ同じとするM-C-A-V方式の記録

20 媒体が用いられている。光ディスクの再生データを解読するためには、再生データと同期のとれた再生クロックが必要である。この再生クロックを作り出すためにPLL回路が使用される。再生用クロックを作り出すPLL回路は複数の基準周波数に対してロック可能であるため基準となる周波数から大きくずれないと、基準クロックと再生用クロックの周波数を常に監視している。基準クロックに対する再生用クロックの周波数ずれがある範囲を超えると、PLL回路は基準クロックに同期を取るように切り替わり一定期間その状態を維持することにより再生用クロック周波数がある周波数範囲内に納まるようにしている。

[0003]

【発明が解決しようとする課題】このように、従来は、光ディスク装置において、光ディスク媒体上に傷、異物の付着があった場合、誤ったデータ再生信号がPLL回路に入力されこの再生信号に対して同期をとると甚だしい場合、再生周波数が大きくなり再生不能となってしまう。これを防ぐため、基準クロックと再生用クロックとの周波数ずれ許容範囲を小さくし、例えば、 $\pm 2\%$ 以内

40 のずれならばエラー信号を発生しないようにし、もしエラーが検知されると元の周波数にすばやく引き込むことが必要であった。これに対して、光学ヘッドのシーク動作中は目的とするセクターの位置がM-C A V フォーマットの周波数ゾーンの切り替わり付近にあった場合、誤って隣のゾーン上にトラック・オンすると、PLL回路がそのゾーンでの再生信号に対して同期を取る。元のゾーンと隣のゾーンとの周波数ずれが上記周波数ずれ許容範囲を超えた場合、エラー信号が発生され、データの再生が中止され、PLL回路が隣りのゾーンの基準クロックに対し同期をとるため、データの再生が不能とな

る。このため、光学ヘッダのシークのリトライ動作が発生し、シーク時間が長くなってしまうという問題があつた。本発明は、上記問題を解決すべく成されたものであり、データ再生中の周波数ずれ許容範囲とシーク動作中の周波数ずれ許容範囲の大きさを切り換えることによりシーク中のヘッダの再生不能を防止可能な画像情報処理装置を提供することを目的とする。

【0004】

【課題を解決するための手段】本発明は、上記課題を解決するために、データの記録／再生時の周波数を媒体上の半径位置により変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、前記記録媒体上の半径位置に応じて決められた複数の基準クロックのうち選択された1つの周波数とデータ再生信号から再生した再生用クロックとの周波数差を検出する手段と、前記検出手段の検出した周波数差を監視しこの周波数差が所定の周波数範囲を超えるとエラー信号を発生する手段と、光学ヘッダのシーク動作時とデータ再生時とでは、前記エラー信号発生手段の前記所定の周波数範囲を異なる範囲に設定する手段とを具備している。

【0005】また、本発明は、データの記録／再生時の周波数を媒体上の半径位置により変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、前記記録媒体上の半径位置に応じて決められた複数の基準クロックを発生する手段と、データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定の周波数範囲を超えるとエラー信号を発生する手段と、光学ヘッダがシーク動作中は前記所定の周波数範囲を広く設定し、光学ヘッダがデータ再生中は前記所定の周波数範囲を狭く設定する手段とを具備している。

【0006】さらに、本発明は、データの記録／再生時の周波数を媒体上の半径位置により決められた複数のゾーン毎に変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、前記記録媒体上の半径位置に応じて決められた複数の基準クロックを発生する手段と、データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定の周波数範囲を超えるとエラー信号を発生する手段と、光学ヘッダがシーク動作中は前記所定の周波数範囲をゾーンの周波数範囲を超えて広く設定し、光学ヘッダがデータ再生中は前記所定の周波数範囲をゾーンの周波数範囲に設定する手段とを具備している。

【0007】さらに、本発明は、データの記録／再生時の周波数を媒体上の半径位置により決められた複数のゾーン毎に変化させ、その内周部と外周部との記録密度をほぼ同じに設定した記録媒体と、前記記録媒体上の半径

位置に応じて決められた複数の基準クロックを発生する手段と、データ再生信号から再生用クロックを発生する手段と、前記複数の基準クロックのうちの選択された1つの周波数と前記再生用クロックの周波数を比較する手段と、前記比較手段の出力が所定のゾーン周波数範囲を超えるとエラー信号を発生する手段と、光学ヘッドがシーク動作中は前記エラー信号発生手段の動作を禁止する手段とを具備している。

【0008】

10 【作用】光学ヘッドがデータ再生中にエラーが検知されると、PLL回路には基準クロックが入力される。PLL回路によりデータ再生クロックが基準クロックの周波数にロックされると、光学ヘッドは再びデータ再生を行う。この間、データはエラーとなるのでエラーを小さくするため、データ再生中の周波数ずれ許容範囲は狭くされている。ところが、光学ヘッドが、シーク動作中、M-C A Vフォーマットの記録媒体で目標とするゾーンの隣りのゾーンにトラックオンし、ヘッダを読もうすると、基準クロックと異なる周波数にPLL回路が引き込みを開始するので、周波数ずれが検出されてしまいし、ヘッダが再生できなくなってしまう。この現象が発生しない様に、シーク時とデータ再生時に周波数ずれ許容範囲を異なる範囲に設定する。これにより、光学ヘッドのシーク時に周波数ずれを検出しにくくし、M-C A V方式の光ディスク媒体のシーク時のヘッダ読み率を向上させ、シーク時間の短縮を行う。

【0009】

【実施例】以下、本発明の実施例について図面を参照して詳細に説明する。

30 【0010】図4は本発明が適用されたPLL回路の構成を示すブロック図である。このPLL回路は主に、信号切換器20、ロックイン位相切換回路21、プルイン位相切換回路22、出力切換器23、周波数ずれ監視回路8、電圧制御発振器(VCO)28から成っている。信号切換器20は入力信号である再生データと基準クロックとを切り換えて出力する。ロックイン位相比較回路21は、データ同期クロックと信号切換器20の出力信号とを比較して、エラーをすばやく検知し、データ同期クロックをもとの基準クロックの周波数に引き込む。プルイン位相比較回路22は基準クロックとデータ同期クロックを比較し、ヘッドが目的とするゾーンの隣のゾーンにトラック・オンした場合、再生データからそのゾーン周波数に引き込む。つまり、PLL回路は常にデータ再生用クロックの周波数を監視し、基準クロックに対しデータ同期クロックの周波数ずれがある比率を超えると自動的にもとの周波数に引き込む。この時PLL回路の位相比較回路はロックイン位相切換回路21からプルイン位相切換回路22に切り替わり記録周波数に引き込まれる。この間はデータの再生は行えない。出力切換器23はロックイン位相比較回路21の出力とプルイン位相

比較回路22の出力を切り換えて出力する。出力切換器23の出力は積分器26、ローパスフィルタ27及び電圧制御発振器28による処理を経てデータ同期クロックとなる。周波数ずれ監視回路8は、後に詳述するが、基準クロックとデータ同期クロックを比較しエラーを検知すると、出力切換器23にその接続をロックイン位相比較回路21からプルイン位相比較回路22に切換えさせ、データの周波数を元のゾーンの基準周波数に引き込むプルイン位相比較回路22を起動させる。

【0011】図5は図4におけるロックイン位相比較回路21の構成を示すブロック図である。3つのフリップフロップ30、31、32、 NANDゲート33、 アンドゲート34、 インバータ35により成っている。再生データがフリップフロップ30クロック端子に入力され、データ同期クロック0がフリップフロップ31のクロック端子に入力され、データ同期クロック1がフリップフロップ32のクロック端子に入力される。

【0012】図6は図5のロックイン位相比較回路21の動作を説明するタイミングチャートである。ロックイン位相比較回路21は再生データのクロックの位相とデータ同期クロックの位相を比較する。ディスチャージ信号のパルス幅は固定であり、データ同期クロックの半分の幅である。比較の結果、データ同期クロックの位相に対する再生データのクロックの位相の進みあるいは遅れはディスチャージ信号のパルス幅に対するチャージ信号のパルス幅の差として出力される。再生データのクロックの位相とデータ同期クロックの位相が一致した場合にはチャージ信号のパルス幅とディスチャージ信号のパルス幅は一致する。ディスチャージ信号のパルス幅に対してチャージ信号のパルス幅が長い場合には図4の電圧制御発振器28の出力周波数は上昇し、データ同期クロックの周波数が高くなる。逆の場合は電圧制御発振器28の出力周波数は下降し、データ同期クロックの周波数が低くなる。その結果、データ同期クロックの周波数は再生データのクロックの周波数にロックされる。

【0013】図7は図4のプルイン位相比較回路22の構成を示すブロック図である。プルイン位相比較回路22はフリップフロップ40、41、及びNANDゲート42から成っている。基準クロックがフリップフロップ40に入力され、データ同期クロックがフリップフロップ41に入力される。

【0014】図8は図7のプルイン位相比較回路22の動作を説明するタイミングチャートである。データ同期クロックの周波数が基準クロックの周波数より低い場合、チャージ信号のパルスが現われ、そのパルス幅に応じて図4の電圧制御発振器28がデータ同期クロックの周波数を高くなる。ディスチャージ信号は現われない。一方、データ同期クロックの周波数が基準クロックの周波数より高い場合、ディスチャージ信号のパルスが現われ、電圧制御発振器28がやはりそのパルス幅に応じて

データ同期クロックの周波数を低くする。チャージ信号は現われない。

【0015】図1は本発明における周波数ずれ監視回路8の実施例を示すブロック図である。この周波数ずれ監視回路8は周波数差検出回路9、エラー検出回路13、周波数ずれ許容範囲設定レジスタ14、及びCPU15により構成されている。周波数差検出回路9は、この例では、カウンタ10、エッジ検出器11及びカウンタ12により構成されている。周波数差検出回路9は基準クロックの所定数に対するデータ同期クロックの周波数を検出する。カウンタ10は基準クロックの周波数をカウントし、エッジ検出器11はカウンタ10の出力の100クロック毎にロード(LOAD)信号として1パルスを出力する。カウンタ12はロード信号と次のロード信号の間のデータ同期クロックをカウントし、そのカウント値をエラー検出回路13に出力する。例えば、データ同期クロックが遅れている場合には、基準クロックの100クロックに対してデータ同期クロックの97クロックがカウント値としてカウンタ12から出力される。周波数エラー検出範囲設定レジスタ14は、図2に示すように、データ再生時の周波数ずれ許容範囲とシーク時の周波数ずれ許容範囲を異なる範囲に設定し、例えば、データ再生に対しては98-102クロックの狭い周波数範囲を設定し、シークに対しては95-105クロックの広い周波数範囲を設定する。CPU15は、光学ヘッドのシーク及びデータ再生に応じて、周波数エラー検出範囲設定レジスタ14にその周波数範囲を変更させて出力させる。エラー検出回路13はカウンタ12からの出力カウント値が周波数エラー検出範囲設定レジスタ14の指定した周波数範囲内にない時はエラー信号を出力する。

【0016】図3は図1におけるエラー検出回路13の構成を示す回路図である。エラー検出回路13は比較器17、比較器18及びオアゲート19により構成されている。比較器17は入力カウント値が98よりも小さい時に1を出力し、比較器18は入力カウント値が102よりも大きい時に1を出力する。従って、データ再生時には、入力カウント値が98-102の周波数範囲外にあると、エラー検出回路13からエラー信号が出力されることがわかる。

【0017】次に、本発明の動作について説明する。

【0018】M-CAV方式の光ディスクを用いた光ディスク装置のデータ再生動作時に、光ディスクの欠陥等により再生用PLL回路の発生する再生用クロックの周波数が基準クロックの周波数から大きくずれた場合、この間のデータ再生は不能となり、光学ヘッドによるデータの再生が全くできなくなる。データ再生中は周波数ずれ許容範囲を狭くし、エラーをすばやく検知し、再生用クロックをもとの基準クロックの周波数に引き込むことが必要である。一方、光ディスク装置での光学ヘッドに

よるシーク動作時に、光学ヘッドが目的とするゾーンの隣のゾーンにトラック・オンした場合、PLL回路は再生データからそのゾーンの基準周波数に引き込みを開始する。この時、もとのゾーンの基準周波数と隣のゾーンの基準周波数のずれがデータ再生中の周波数ずれ許容範囲を超える周波数差をもつM-CAVフォーマットの場合、隣のゾーンでの基準周波数への引き込みが開始されると、再生クロックが周波数ずれ許容範囲を超えたところで周波数ズレ監視回路8がエラーを検知し、データPLL回路の周波数を元のゾーンの基準周波数に引き込むブリイン位相比較回路22が起動する。このため、光学ヘッダはデータ再生ができなくなる。シーク時にこのような現象が発生すると、光学ヘッダはデータの再生を行えないため、シークのリトライ動作を何回も行う。このため、光学ヘッドのシーク動作の回数が増し、シーク時間の増加を招いてしまう。

【0019】このような問題の発生を防ぐために、周波数ズレ監視回路8のデータ再生時の周波数ずれ許容範囲とシーク時の周波数ずれ許容範囲を異なる範囲に設定し、それぞれの動作の前に、CPU等で設定の切り換えを行えば上記問題の発生を抑え、SEEK性能の低下を招く現象を抑えることができる。基準クロック発生回路の基準クロックをカウンタ10に接続し、例えば基準クロックの100カウント毎にロード信号を発生させる。データPLL回路の発生するデータ同期クロックをカウンタ12に接続し、ロード信号によりカウンタ12の初期値0がセットされる。この時、0がセットされる直前のカウンタ12のカウント値が例えば98-102の範囲以外であればエラー信号を一定時間発生するものとする。この場合カウント値が97や103であればエラーとなるので2%以上の周波数誤差でエラーが発生することになる。従って、エラーの発生するカウント値の範囲を例えばCPU15から周波数ずれ許容範囲設定レジスタ14へ書き込むことにより変更できるようにしておけば上記周波数ズレの検出範囲を変更することができる。シーク動作直前に隣のゾーンとの周波数ずれ以上の周波数ずれ許容範囲の設定値を周波数ズレ監視回路8にセットしておけば、シーク動作中誤って光学ヘッドが隣のゾーンにトラックオンしても、CPU15が光学ヘッドが隣のゾーンにあることを判断して周波数ずれ許容範囲を切換えて、ヘッダーが読めるようになりシーク動作*

*をスムーズに行うことができるようになり、シーク動作にかかる時間を短縮することができる。

【0020】

【発明の効果】以上説明したように、本発明によれば、シーク動作中は周波数ずれ許容範囲を広くし、データ再生中は狭くすることにより、シーク動作中の周波数ずれ監視回路の動作を抑え、ヘッダの再生不能を起こりにくくする。これによりシーク動作時間を短縮することができる。

10 【図面の簡単な説明】

【図1】本発明における周波数ずれ監視回路の実施例を示すブロック図。

【図2】図1の周波数ずれ監視回路の周波数ずれ許容範囲を説明する図。

【図3】図1におけるエラー検出回路の構成を示す回路図。

【図4】本発明が適用されたPLL回路の構成を示すブロック図。

【図5】図4におけるロックイン位相比較回路の構成を示すブロック図。

【図6】図5のロックイン位相比較回路の動作を説明するタイミングチャート。

【図7】図4のブリイン位相比較回路の構成を示すブロック図。


【図8】図7のブリイン位相比較回路の動作を説明するタイミングチャート。

【図9】光ディスクのM-CAV方式について説明する図。


【符号の説明】

30 1 . . . 光ディスク、8 . . . 周波数ずれ監視回路、9 . . . 周波数差検出回路、10、12 . . . カウンタ、11 . . . エッジ検出器、13 . . . エラー検出回路、14 . . . 周波数エラー検出範囲設定レジスタ、15 . . . CPU、17、18 . . . 比較器、20 . . . 信号切換器、21 . . . ロックイン位相比較回路、22 . . . ブリイン位相比較回路、23 . . . 出力切換器、24、25 . . . 4分周回路、26 . . . 積分器、27 . . . ローパスフィルタ、28 . . . 電圧制御発振器、30、31、32、40、41 . . . フリップフロップ、33、42 . . . ナンドゲート、34 . . . アンドゲート、35 . . . インバータ。


【図1】




【図2】




【図3】




【図5】




【図9】




【図7】




【図4】



【図6】



【図8】



フロントページの続き

(51) Int. Cl. 6
G 11 B 20/18
5 7 4

識別記号 庁内整理番号 F I
F 9074-5D
G 9074-5D

技術表示箇所